据总线)EMIF时钟ECLKOUTx为内部天生(1)EMIFA上的数据总线)EMIFB上的数,IF输入时钟并基于EM。复位时器件,装备为EMIF输入时钟以下3个时钟之一会被。 FIFO符号输出本计划运用旧例的。施加非常统造要对符号逻辑,端如故FPGA端无论是针对DSP,和读计数器输出可运用写计数器。 )。tex-II、Virtex-IIPro和Spartan-3器件中都补充到18Kbit的模块Virtex、Virtex-E和Spartan-II器件中的这些4Kbit的模块正在Vir。 沿着与EMIF相衔接的I/O块举办分列FIFO中运用的RAMB16组件因为,善了时序明显改。巨细与运用的I/O的数目雷同时当BlockRAM组件的列的,速的矩形接口即可构修速。 个8级深度的读写缓冲HPI口内部出席了两,自增的读写操作可能践诺地方,作的含糊量进步读写操。供了模范32位的数据接口HPI口为内部CPU提,了一个经济的16位接口同时为表部主机也供应,部主机而言因此对表,成对的16位操作每次读写务必践诺。 半字的写入看待第二个,PID仍旧清空因为32位的H,写入数据可能直接。企图好的环境不会显示未,不绝仍旧为低因此HRDY,节的写入雷同与第一个字。E的低落沿采样统造信号该操作也正在HSTROB,样数据总线]的数据并送HPID并正在HSTROBE的上升沿采,2位的写入操作以告终一个3。 的并行端口(C64xx系列DSP中HPI接口是一种数据宽度为16位,宽度抵达32位)HPI口的数据。PI口通过H,的存储器空间举办操作主机可能直接对CPU。 71x系列DSP中正在C621x、C6,道来践诺HPI口的拜望操作没有留出特意的EDMA通,到内部的地方产结巴件上而是直接将HPI口衔接,存储空间的拜望速率于是进步了对内部。 。须要赞同增援个中总线接口,度较大拓荒难,拓荒简易串行接口,率较慢然则速。般是正在特定的局面下操纵VPORT等特地接口一,通用性不具备,须要修况且改 通输入数据选,I内部选通讯号HSTROBE三者配合可用于爆发一个HP,以下公式来描写这个信号可能用: 每每与总线]字节侧右对齐表部器件(紧要是存储器)。ttleendian(幼端))如故字节N(bigendian(大端)Endianess(字节次第)决计ED[7:0]位是举动字节0(li,线宽度)存取个中2N是总。通道的采取对区别字节,用(如表11.2所示)来告终可通过低有用字节使能信号的应。 IFA和EMIFB接口的信号如图11.4所示为构成EM,些信号举办了描写表11.2对这。都带前缀“A”端口A的信号,都带前缀“B”端口B的信号。便起见为方,了EMIF端口前缀整个信号名称都省略。 的接口衔接较量简易FPGA与HPI,号齐备衔接到FPGA的管脚便是将HPI接口相干的信。PGA和TI区别系列的DSP的衔接框图如图11.8和图11.9所示分辨是F。 、32或64位编造接口的功效EMIFA接口具备与8、16。增援8位和16位编造EMIFB接口端口仅,.5所示如图11。 步、真正的双端存储器这些模块都是全部同。口写入(但统一地方不行同时举办读和写)用户可独立即从每个端口读出或向每个端。表另,一个独立的时钟每个端口都有,宽度都可能独立举办装备而且对每个端口的数据。乐天堂国际双端RAM模块的框图如图11.6所示为。 671x系列DSP看待C621x、C,有3个寄存器HPI口内部,器(HPIA)和数据寄存器(HPID)分辨是统造寄存器(HPIC)、地方寄存。以直接被主机拜望这3个寄存器可,务必先对统造寄存器和地方寄存器写入相应的值主机每践诺一次对CPU内部存储空间的拜望都,存器举办读写操作然后才干对数据寄。 PI口的操作看待一个写H,能HCS应最先使,1或HDS2变更HDS,信号爆发一个低落沿可使HSTROBE。NTL[1:0]、HHWIL和HR/WHPI口正在这个低落沿采样统造信号HC,的同时驱动HRDY同时正在使能HCS,入等候形态以使主机进。Y爆发低落沿直到HRD,ID已清空表白HP,新的数据可能接纳。也将爆发一个上升沿此时HSTROBE,的数据并将其送入HPID并采样HD[15:0]上,个半字的写入以告终第一。 引脚调换了固定的SBSRAM统造引脚可编程同步存储器接口统造器的同步统造。 分用于描写和统造HPI接口的统造信号构成HPI口的表部接口是由数据总线]以及一部,类型如表11.4所示这些统造信号的实在。